門禁視頻智能系統設計方案
根據實際需求，在門外和門里各安裝1臺攝像機，攝像機就近取電。離機房遠的攝像機，通過視頻光端機將視頻信號轉換為光纖號，通過光纖傳至嵌入式硬盤錄像機里。離機房近的攝像機直接敷設同軸電纜到機房匯總。根據現場實際情況，攝像機安裝在墻壁上或室內的水泥柱上，安裝高度為2.8M`3M之間，可根據具體現場情況調整，半球攝像機吸頂安裝。
視頻監控存儲時間的規劃
根據《規范》和建設方要求，視頻保存時間為15天，實時25幀/秒監控，錄像機遠程顯示與回放達到25幀/秒分辨率4CIF、CIF可選，本地顯示時延≤0.5秒，遠程瀏覽顯示延時≤3秒。硬盤錄像機以512K碼流、重點部位按1.5M碼流算，每臺硬盤錄像機所需硬盤數量計算如下表：
存儲計算表
1、門禁視頻智能系統的組成
視頻電視監控系統是由攝像、傳輸、顯示和控制四部分組成。是一種實時監控并可事后查詢的防范能力*的綜合系統。廣泛應用于各種不同的場合。通過攝像機及其輔助設備(云臺)直接觀看被受控場所的一切情況，并把前端攝像機獲取的圖像信號傳送到控制中心，進行對視頻信號的分配、切換、記錄和重放等功能進行操作。
1、 攝像部分：攝像部分是電視監控系統的前沿部分，是整個系統的“眼睛”。
2、 傳輸部分：傳輸部分就是系統圖像信號、聲音信號、控制信號等的通道。
3、 控制部分：控制部分是整個系統的“心臟”和“大腦”，是實現整個系統功能的指揮中心。控制部分主要由總控制臺、矩陣和矩陣鍵盤組成，本系統中的控制部分主要是指監控系統控制軟件，現實軟件控制。
4、 顯示部分：顯示部分由一臺監視器組成。它的功能是將傳送過來的圖像一一顯示出來。
2、門禁視頻智能系統功能特點
1、 實時監控：可實時顯示各監視點的情況。
2、 圖像管理：可實現對圖像的控制、回放、保存及其它管理。
3、 彩色、黑白系統混合設計，充分考慮了周界視頻監看的嚴密性和景觀視頻圖 像可觀。賞性，整個系統經濟實用，系統性能可靠。
4、 集成度、數字化程度高，易于系統擴展及遠程傳輸。
5、 中文圖形界面，操作簡單。
6、 便于維修、維護及改造。
門禁系統與報警系統聯動
報警系統其實就是門禁系統的一部分，門禁控制器本身具備報警功能。 當有人員強行開門或開門超時時，門禁控制器會自動輸出報警信號，驅動現場聲光報警器報警，同時報警信號實時上傳至出租屋監控門禁報警監控平臺，提醒管理人員及時查看現場報警情況。
3、門禁系統智能視頻監控電路設計
主要介紹了基于FPGA的視頻監控主機系統硬件設計中的多路視頻采集電路、USB接口電路、串口轉換及通信電路等電路的設計，單片機和FPGA的并行使用可以使數據傳輸更加協調，提高系統可靠性。該硬件系統能夠實現視頻信息的存儲及傳輸，報警信息自動存儲，USB信息拷貝，允許多路同時報警及遠距離控制云臺等功能，使得監控控制系統工作效率有了進一步的提高。
1、視頻信號選擇電路的設計
系統外部前端設備攝像機錄入各個門禁場所視頻，通過視頻傳輸線路傳到主機控制系統的視頻信號選擇電路視頻信號。選擇電路具有四路視頻輸入、四路視頻輸出，一個公共視頻端輸出。一方面視頻信號經過MAX4090進行阻抗匹配后從四路視頻輸出，供管理人員查看門禁的現場活動情況，同時在公共視頻端不僅可以輸出一路視頻，而且可以通過視頻處理板對視頻信息進行存儲并通過網絡傳輸視頻信息;輸出的視頻信號通過FPGA的控制轉換為可視信號并存儲到PC中，同時FPGA可以不斷檢測視頻警報信號量來觸發報警信號。
如圖所示為只有1路輸入，1路輸出并帶有一路公共視頻的電路圖作為視頻選擇電路系統的講解示意，J1為視頻信號輸入端，J5，J9為視頻信號輸出端.CON2為短路跳線對相應的通道進行連通與斷開。當CON2斷開時，相應的通道連通，視頻信號從左邊輸入，經過匹配后右邊輸出;當CON2連通時，則視頻信號輸入后不能經過匹配處理而直接輸出。然后利MAX4090用進行阻抗匹配進行多路視頻的選擇輸出。該電路使用了交流耦合輸出方式。從技術特征出發，將視頻信號輸出到媒體顯示設備的zui普遍方法是交流耦合，這使得接收電路可以在自己的輸入端建立共模電平，該電平獨立于輸入視頻信號的直流電平。一個75歐的串聯電阻應該盡可能近地放在靠近輸出端的位置，這有助于隔離從輸出端產生的下行寄生干擾，并提供*的信號條件。
2、USB接口電路的設計
為了方便的使用USB攝像頭及USB的數據下載通道，系統總需要設計USB接口電路。
USB電路如圖所示，USB功能采用常見的CH375芯片作為USB借口控制芯片。CH375是一個USB總線的通用借口芯片，支持USB-HOST主機方式和USB-DEVICE/SLAVE設備方式。 在本地端，CH375具有8位數據總線和讀、寫、片選控制線以及中斷輸出，可以方便地掛接到單片機/DSP/MCU/MPU等控制器的系統總線上。在USB主機方式下，CH375 還提供了串行通訊方式，通過串行輸入、串行輸出和中斷輸出與單片機/DSP/MCU/MPU等相連接。CH375有串口和并口兩種與單片機的連接方式，在本系統中，CH375 芯片是通過并行方式連接到副控制芯片的，CH375的 TXD引腳通過1千歐左右的下拉電阻接地或者直接接地，從而使CH375工作于并口方式。這種并行連接方式極大的提高了數據的傳輸速率。
3、FPGA的EPROM及單片機存儲電路設計
系統中使用了AT24C512EEPROM器件作為主要存儲芯片，它的存儲容量為512K及單片機對AT24C51系列E2PROM的讀寫操作*遵守12C總線的主收從發和主發從收的規則。數據的傳送由四部分組成：起始(START)條件、從機地址的發送、數據的傳送和停止(STOP)條件。每一個時鐘高電平中期間傳送一位數據，而且在SCL線為高電平時SDA線上的數據必須保持穩定，否則將認為是一個控制信號。這樣設計的優點體現在其簡單性和有效性上。
如圖所示電路，一般A0、A1、WP接VCC或GND，SCL、SDA接上拉電阻(上拉電阻的阻值可參考有關數據手冊選擇，通常可選5K到10K的電阻，本設計中選用的電阻阻值為10K)后再接單片機的普通I/O口，即可實現單片機對AT24C512的操作。在對AT24C512開始操作前，需要先發一個8位的地址字來選擇芯片以進行讀寫。其中要注意“10100”為AT24C512固定的前5位二進制;A0、A1 用于對多個AT24C512加以區分;R/W為讀寫操作位，為1時表示讀操作，為0時表示寫操作。AT24C512內部有512頁，每一頁為128字節，任一單元的地址為16位，地址范圍為0000—0FFFFH。雖然FPGA芯片和單片機都有EEPROM讀寫的功能，但并不是說它們擁有各自獨立的EEPROM 芯片，而是兩片單片機共同復用EEPROM芯片。如果兩個芯片同時讀寫EEPROM芯片，則單片機肯定會產生死機現象，因此需要一個嚴格的機制保證不會出 現兩片單片機同時讀或者寫EPROM芯片的現象。該機制稱為EPROM復用關系，即采用一個握手信號協調兩者的使用。
在視頻選擇電路中采用了交流耦合技術，這樣設計有利于保持高清晰視頻信號的傳輸。同時利用FPGA作為中央控制部分的，采用了并行的兩塊單片機 做為副控芯片，一塊用于USB接口的數據控制與傳輸，另外一塊用于其它接口操作和外部存儲控制，既了協調視頻信號的實時監控與傳輸，又能夠保證FPGA的 處理不受到外部電路的影響，大大提高了系統的工作效率。
